CleanPress

Schlagwort: RISC-V

  • Bezahlbarer RISC-V-SBC im Raspberry Pi-Format

    Auf dem gerade zu Ende gegangenen RISC-V Summit 2021 stellte das in Shanghai beheimatete und von RISC-V-Pionier SiFive mitbegründete Unternehmen StarFive Technology Co., Ltd. in einem Lightning Talk mit dem VisionFive V1 einen für Linux ausgelegten Einplatinenrechner mit RISC-V-Prozessor vor. Der VisionFive V1 ist mit einem Preis von 149 USD vergleichsweise erschwinglich und ab sofort verfügbar. Eigentlich sollte das Board mit RISC-V-Chip als BeagleV erscheinen, das Projekt wurde aber bereits im Sommer von BeagleBoard.org eingestellt.

    SoC mit Kernen von SiFive

    Der Rechner, der mit 100 x 73 mm etwas größer als ein Raspberry Pi 4 ist, wird von dem 1,5 GHz leistenden und mit 2 Kernen vom Typ SiFive U74 ausgestatteten SoC JH7100 motorisiert, der von 8 GByte LPDDR4 RAM unterstützt wird. Die Platine bietet 4 x USB 3.0 Typ-A und einen Typ-C-Anschluss für die Stromversorgung. Neben WLAN nach Standard IEEE 802.11n und Bluetooth 4.2, HDMI 1.4 und Gigabit Ethernet sind eine 3,5 mm Klinke und ein SD-Kartenslot verbaut. 40 GPIO-Anschlusspfosten sowie zwei MIPI-DSI und -CSI-Anschlüsse für den Anschluss kompatibler Kameras, Displays und anderer Geräte komplettieren die Ausstattung.

    Entwicklung visueller Verfahren

    Der Chip von SiFive bietet KI-Funktionen in der Form eines Nvidia Deep-Learning-Accelorators (NVDLA) und Bild-/Videoverarbeitungs-Subsystemen für Computer Vision und andere maschinelle Lernaufgaben und soll Hardware-beschleunigte Videodekodierung für 4K-Videos mit bis zu 60 Hz oder zwei 4K/30Hz-Displays bieten. Softwareseitig setzen die Entwickler von StarFive auf Fedora 33 (ein Image liegt auf GitHub bereit) und unterstützen zusätzlich Yocto, Buildroot, FreeRTOS und Zephyr. Weitere Distributionen sollen folgen.

    Am Ende seines Vortrags triggerte Chin Hu Ong bereits einen für 2022 zur Veröffentlichung vorgesehenen rechenstärkeren Nachfolger für den VisionFive V1. Der VisionFive V2 soll mit einem StarFive JH7110 Vision SoC ausgestattet sein, der vier Kerne, integrierte GPU, PCIe 2.0 und HDMI 2.0 bieten soll. Der VisionFive V2 scheint für alltägliche Aufgaben daher besser gerüstet zu sein als der recht spezielle V1, der RISC-V-Computing erstmals in erschwingliche Sphären bringt.

  • RISC-V International verschenkt 1.000 RISC-V-Boards

    RISC-V
    Bild: SiFive

    RISC-V International, ehemals RISC-V Foundation, kündigt an, bis Juni 2022 mehr als 1.000 RISC-V Entwicklerboards zu verschenken, die mit bis zu 16 GByte RAM ausgestattet sind, wie Hackster.io berichtet. Interessierte Personen – die Stiftung spricht primär Hochschulen, aber auch Privatpersonen an – müssen Mitglied bei RISC-V International werden und einen Antrag auf eines der Boards stellen. Neben ihren bisherigen Erfahrungen als Entwickler müssen die Antragsteller Fragen zu ihrem geplanten Projekt für das Entwicklerboard beantworten.

    Von Embedded bis Server

    Es werden in den nächsten Monaten verschiedene Boards mit 1 – 16 GByte RAM zur Verfügung stehen. Welche das genau sind, wird bisher nicht erläutert. Die Boards werden von RISC-V Herstellern und durch eine Investition von RISC-V International zur Verfügung gestellt. RISC-V International listet auf einer separaten Webseite 12 derzeit verfügbare RISC-V-Boards, davon sind vier als »Linux und BSD-fähig« klassifiziert. Dabei handelt es sich um die Boards Aries Embedded PolarFire SoC FPGA Module, SiFive HiFive Unmatched, BeagleBoard.org BeagleV und PolarFire SoC Icicle Kit. Die Boards sollen von Allwinner, Beagleboard.org, SiFive, Microchip Technology und RIOS bereitgestellt werden.

    Bedenken über US-Handelsbestimmungen

    Anfang letzten Jahres wurde die in Kalifornien ansässige RISC-V Foundation in die gemeinnützige Wirtschaftsvereinigung RISC-V International umgewandelt, die in der Schweiz beheimatet ist. Damit sollten Bedenken über US-Handelsbestimmungen beschwichtigt werden, die die Entwicklungf der Plattform behindern könnten.

    Die Organisation ist mit der CHIPS Alliance der Linux Foundation verbunden, die Open-Source-Code für die RISC-V-Chipentwicklung entwickelt. Erst kürzlich war eine Zusammenarbeit von Chips Alliance und RISC-V International zur Verbesserung der CPU-Speicherarchitektur für RISC-V-Mikroprozessoren bekannt gegeben worden.

  • Aus MIPS wird RISC-V

    Die shot of MIPS R3000A microprocessor on wafer | Bild: Pauli Rautakorpi | Lizenz: CC BY 3.0

    Die MIPS-Architektur wurde ab 1981 an der Stanford-Universität entwickelt und ab 1984 in der neu gegründeten Firma MIPS Technologies fortgeführt. Rechner von SGI, DEC, und Siemens bestückten in den 80er und 90er Jahren ihre Rechner mit MIPS-Prozessoren. Heute ist MIPS hauptsächlich in günstigen Tablets aus China zu Hause.

    CPU-Designs auf der Basis dieser Befehlssatzarchitektur im RISC-Stil finden nun vermutlich ihr Ende, wie im Electronic Engineering Journal aktuell zu lesen ist. Es ist zwar weiterhin möglich, CPU-Designs auf der MIPS-Basis zu erstellen, aber Unterstützung wird es trotzt Lizenzabgaben kaum geben.

    Häufige Besitzerwechsel

    Im Lauf der Jahre wechselte MIPS mehrmals den Besitzer und gehörte zuletzt dem Start-up Wave Computing, das die Rechte an der MIPS-Architektur im Sommer 2018 erwarb. Im gleichen Jahr rief das Unternehmen die MIPS Open Initiative ins Leben, um Anfang 2019 die MIPS-Befehlssätze für 32- und 64-Bit Architekturen auf der Grundlage des aktuellen Release 6 für MIPS32/MIPS64 aus dem Jahr 2014 unter eine Open-Source-Lizenz zu stellen. Die Initiative wurde im letzten Jahr dann sang- und klanglos wieder beendet.

    Neubeginn auf RISC-V-Basis

    Wave Computing meldete kurz darauf Konkurs an, nur um vor einer Woche unter dem Firmennamen MIPS wieder aufzutauchen. In der Ankündigung heißt es, MIPS werde »eine neue branchenführende, standardbasierte Architektur der 8. Generation entwickeln, die auf dem Open-Source-Prozessorstandard RISC-V basieren wird.« MIPS ist zudem Mitglied von RISC-V International geworden, der Non-Profit-Organisation, die die offene RISC-V-ISA verwaltet.

    Dieser neue Schritt der aus dem Konkurs hervorgegangenen Firma ist ein Bruch mit den sieben Generationen von MIPS, die vorausgegangen sind, Kompatibilität wird es nicht geben. Von daher kann der Name der neuen Firma MIPS als reine Marketingmaßnahme gesehen werden.

  • RISC-V mit UEFI-Unterstützung in Linux 5.10

    Logo von SweRV | Bild: Western Digital

    Am kommenden Wochenende wird Linus Torvalds vermutlich Linux 5.9 freigeben. Für das sich daraufhin öffnende Fenster für Einreichungen sind jetzt Patches für die RISC-V Architektur eingereicht worden, die die offene, nicht patentierte Befehlssatzarchitektur initial mit UEFI-Support ausstatten soll.

    Vorbereitungen seit Jahresbeginn

    Bereits seit Jahresbeginn reichen Entwickler von Western Digital zu diesem Zweck Patches ein. Die RISC-V-UEFI-Unterstützung kann in Verbindung mit dem U-Boot-Bootloader arbeiten und hängt von anderen aktuellen Linux-Kernel-Arbeiten rund um das Supervisor Binary Interface (SBI) von RISC-V ab. Die Supervisor-Binärschnittstelle SBI bei RISC-V ist die Schnittstelle zwischen der plattformspezifischen Firmware und dem laufenden Betriebssystem oder Hypervisor.

    Mögliche initiale Unterstützung in Linux 5.10

    Nach einigen vorbereitenden Patches in Linux 5.7 stellte Kernel-Entwickler Christoph Hellwig vor wenigen Tagen weitere Patches für die UEFI-Unterstützung im RISC-V-Next-Zweig ein, die darauf schließen lassen, dass die initiale Unterstützung in Linux 5.10 einfließen wird. Dass die Patches von Western Digital (WD) kommen ist nicht weiter verwunderlich, wenn man weiß, dass WD bereits Ende 2018 einen ersten eigenen RISC-V-Prozessorkern unter der Bezeichnung SweRV vorgestellt hat. Das Unternehmen setzt seine RISC-V- Kerne anstelle des früher verwendeten ARM-Kerns in seinen SSD-Controllern ein.

    Neue Bedeutung durch ARM-Übernahme

    Im Juni stellte die Chips Alliance, ein Konsortium zur Förderung offener Hardware, mit SweRV Core EH2 und SweRV Core EL2 zwei verbesserte Kerne von WD vor. Gerade angesichts der in der Chip-Industrie wie bei Entwicklern viel kritisierten Übernahme der britischen Prozessorschmiede ARM durch Nvidia gewinnt die freie Verfügbarkeit des RISC-V-Befehlssatzes neue Bedeutung und die Entwicklung wird hierdurch vermutlich weiteren Aufschwung erhalten.

  • Intel x86 – Sackgasse ohne Ausweg

    Intel x86 Bild: Hacker | Quelle: The Preiser Project | Lizenz: CC BY 2.0[/caption]

    Intels CPU-Sparte hat viele Probleme und es werden nicht weniger. Neben den Prozessorlücken Meltdown und Spectre, die tief im Silizium der Chips sitzen und fast im Wochentakt neue Angriffsvektoren offenbaren, entdecken Forscher auch immer wieder neue Sicherheitslücken in der Management Engine (ME) und der Active Management Technology (AMT). Aus Anwendersicht ist Intels x86-Schiene nichts weniger als eine Sackgasse.

    Volle Kontrolle

    Genauso wenig wie Meltdown und Spectre aus den derzeit verkauften Prozessorgenerationen entfernt werden kann, genauso wenig wird Intel jemals die Kontrolle über den ausgeführten Code in der ME aufgeben. Die Management Engine (ME), die beim Booten, zur Laufzeit und im Schlafmodus aktiv ist, wird über die permanente 5-V-Versorgung aus dem Netzteil gespeist und ist ein zusätzlicher Mikroprozessor, der in moderne Intel x86 CPUs eingebettet ist. Darin läuft ein Intel-signierter proprietärer Binär-Blob, der unter anderem über ein eigenes Betriebssystem und einen eigenen Webserver verfügt.Die ME hat direkten Zugriff auf das RAM, das Display, die Tastatur und das Netzwerk. Aufgrund der von der Hardware erzwungenen Code-Signing-Beschränkungen kann sie vom Benutzer nicht verändert oder ersetzt werden. AMD x86 CPUs haben übrigens einen ähnlichen Mikroprozessor, der auf den unverfänglichen Namen »Platform Security Processor«. Er ist auf genau die gleiche Weise abgeschottet.

    Löchriger Käse

    Die Sicherheitslücken in der ME sind ein Leckerbissen für jeden kriminellen Hacker, denn ein Eindringen in einen Rechner über die ME kann über lange Zeit unbemerkt bleiben. So wird zum Ausnutzen der aktuellen Lücke in der AMT nicht einmal mehr ein Admin-Account benötigt. Der Angriff kann nach Aussagen der Forscher von Positive Technologies ohne jede Autorisierung durchgeführt werden, wenn sich der Angreifer im gleichen Subnetz befindet.

    Besorgniserregende Technologie

    Als Anwender haben wir wenig bis keine Möglichkeiten, dem Bermudadreick Management Engine zu entkommen. Das hat die polnische Sicherheitsforscherin Joanna Rutkowska, die auch das Betriebssystem Qubes OS entwickelt, bereits 2015 in ihrem Essay Intel x86 considered harmful (PDF) als Fazit dargelegt.

    »Wir haben gesehen, dass Intel ME potenziell eine sehr besorgniserregende Technologie ist. Wir können nicht wissen, was alles wirklich in diesem Co-Prozessor ausgeführt wird, der immer eingeschaltet ist und der vollen Zugriff auf den Speicher unseres Hostsystems hat. Wir können ihn auch nicht deaktivieren. Wenn Du denkst, dass dies wie ein schlechter Witz klingt oder wie eine Szene, die von George Orwells Arbeit inspiriert ist, lieber Leser, dann bist Du nicht allein mit diesem Gedanken…« Joanna Rutkowska, Invisible Things Lab

    Ohne ME kein Booten

    In den letzten zwei Jahren haben einige Notebook-Hersteller wie Purism, System 76, Dell oder Tuxedo Computers daran gearbeitet, Intels ME zu neutralisieren und – einen Schritt weiter – zu deaktivieren.  Das ist ein sehr arbeit-intensives Unterfangen, an dem auch bei Google gearbeitet wird. Grundlegende Arbeit hat hier auch das Team von Positive Technologies geleistet. Die Entfernung gelingt bestenfalls zu rund 90 Prozent und Purism ist mit seinen Librem-Notebooks hier am weitesten fortgeschritten. Wird die ME völlig ausgeschaltet, hindert das den Rechner am Hochfahren. Also müssen einige Module der frühen Bootphase aktiv sein, um den Rechner überhaupt zu starten.

    Google gegen ME

    Google-Sicherheitsforscher Robert Minnich, der unter anderem auch an Linux Boot arbeitet,  geht davon aus, dass es viele Jahre dauern wird, bis die ME völlig unschädlich gemacht werden kann. Da man, ohne Aluhutträger zu sein, davon ausgehen kann, dass ME durch die NSA infiltriert ist, sind das keine rosigen Aussichten. Außerdem ist da noch das in Coreboot vorhandene Intel Firmware Support Package (FSP), das der Entschärfung bedarf.

    Träge Masse

    Dank der Trägheit der großen Masse der Computeranwender gibt es zu diesem Szenario wenig Alternativen. Genausowenig wie sich die Masse darum schert, welches Betriebssystem auf dem PC läuft, kümmert sie sich darum, wie sehr der Hersteller der CPU sie kontrollieren kann. AMD ist kein Ausweg und ist quasi durch Marktmacht gezwungen, diesen Weg mitzugehen.

    Kaum Alternativen zu Intel x86

    Alternative Plattformen wie ARM am Desktop existieren quasi nicht, Systeme, die dem Anwender die Kontrolle geben, sind in Preislagen angesiedelt, die sie für den Massenmarkt ungeeignet machen. Dazu gehören etwa Hersteller wie Raptor mit seinen Talos-Mainboards. Hier kommen Power9-CPUs zum Einsatz, die Preise für eine Workstation beginnen bei rund 3.000 Euro. Bleibt eigentlich nur, auf offene Plattformen wie RISC-V zu hoffen, die aber vom Erreichen des Massenmarkts noch viele Jahre entfernt sind. Keine rosigen Aussichten, oder?

  • Debian erhält RISC-V Port

    Debian erhält RISC-V Port

    RISC-V Port
    Bild: SiFive HiFive1 | Quelle Gareth Halfacree | Lizenz: CC BY-SA-2.0

    RISC-V ist eine offene Befehlssatzarchitektur, die im Gegensatz zu den meisten anderen ISAs (Instruction Set Architecture) nicht patentiert ist und dank der BSD-Lizenz jedermann erlaubt, Mikroprozessoren damit zu entwerfen und zu vermarkten. Das US-amerikanische Unternehmen SiFive brachte im Oktober vergangenen Jahres mit dem U54-MC Coreplex  eine erste RISC-V CPU auf den Markt, die mit einem 64-Bit Quadcore-Design erstmals auch Linux und BSD unterstützte. Im Februar 2018 gelang SiFive mit dem HiFive Unleashed die Schwarmfinanzierung des ersten Linux-tauglichen Entwicklerboards. Etwa zur gleichen Zeit wurde der Code von RISC-V in den Kernel 4.15 aufgenommen. Kernel 4.16 brachte Korrekturen, für den nächsten Kernel 4.17 wurden bereits weitere Patches eingereicht.

    Debians RISC-V Port

    Damit ist die Bahn für Distributionen frei, RISC-V als Architektur zu unterstützen, ohne einen eigenen Kernel-Zweig pflegen zu müssen. Debian kündigte nun offiziell einen solchen Port an, der unter dem Namen riscv64 läuft. In der Ankündigung erklärt Entwickler Manuel Fernandez Montecelo, dass bisher bereits mehr als 4.000 Pakete in der neuen Architektur verfügbar sind. Auf seiner Debian-Webseite veröffentlicht Montecelo den jeweiligen Stand des Projekts.

    Hoffnungsträger RISC-V

    Damit erhält Debian neben den derzeit unterstützten zehn Architekturen  amd64, i386, arm64, armhf, armel, mips, mipsel, mips64el, ppc64el und s390x mit riscv64 eine weitere hinzu. Mit der anhaltenden Entwicklung von RISC-V bei Hardware und Software verbinden viele die Hoffnung, dass eine offene Architektur künftig ARM und anderen Architekturen ernsthaft Konkurrenz bieten kann.

    Weiter Weg

    Dafür sprechen der Wegfall von Lizenzgebühren und komplizierte Verträge, die hauptsächlich Anwälte reich machen. Die RISC-V-Foundation hat inzwischen über 130 Mitglieder, zu denen Google, HPE, IBM, Microsoft, Oracle, Nvidia, Qualcomm und viele andere gehören. Die Anfänge sind also gemacht, es ist jedoch noch ein weiter Weg.

  • RISC-V-Architektur unterstützt Linux und FreeBSD

    RISC-V
    Bild: SiFive

    Das 2015 in San Francisco gegründete Unternehmen SiFive ist ein Halbleiterhersteller ohne eigene Produktion, der sich für seine Chips dem offenen RISC-V-Befehlssatz verschrieben hat. Nach Ansicht von SiFive ist Moores Law zwar tot, die Rettung versprechen Open-Source-Hardware wie Chips auf Basis des offenen RISC-V-Befehlssatzes. RISC-V soll für Hardware das leisten, was Linux im Bereich Software bewirkt hat. Jetzt unterstützt die Quadcore-CPU U54-MC Coreplex von SiFive erstmals die Betriebssysteme Unix, Linux und FreeBSD. Vorausgegangen war letztes Jahr mit der SoC Freedom Everywhere 310 der erste kommerziell verfügbare SoC auf Basis der RISC-V-Architektur.

    Ziel ist eine Architektur neben x86 und ARM

    RISC-V entstand ab 2010 an der University of California in Berkeley. Ziel war eine leistungsfähige Architektur neben x86 und ARM. Die RISC-V-Foundation hat die Befehlssatzarchitektur 2014 eingefroren, um Entwicklern und Unternehmen die Möglichkeit zu geben, die Prozessor-Architektur zu implementieren. Dabei bietet die quelloffene Natur der Prozessor-Architektur viele Vorteile, derer sich SiFive nun bedient um RISC-V unter Linux zu etablieren.

    Linux-Anwendungen für RISC-V werden gebraucht

    Dabei hat das Unternehmen Anwendungen auf Geräten im Internet der Dinge (IoT) bei Artificial Intelligence (AI) sowie beim maschinellen Lernen im Sinn. Wurde RISC-V bisher hauptsächlich im Embedded-Bereich eingesetzt, so will SiFive der Architektur auch im Bereich Linux-Anwendungen Geltung verschaffen und RISC-V als Alternative zu ARM aufstellen. In der Standardkonfiguration verfügt der 64-Bit Multi-Core-U45-MC-Coreplex über vier U54-CPUs und eine einzelne E51-CPU mit jeweils 1,5 GHz. SiFive bietet Kunden die CPU in einer Vielzahl von Konfigurationen an. Die U54-Kerne unterstützen den RV64GC-Befehlssatz, den RISC-V-Entwickler als den kommenden Standard-Befehlssatz für die Entwicklung von Linux-basierten RISC-V-Geräten sehen.

    Hoffen auf die Community

    Andrew Waterman, Chef-Entwickler bei SiFive und einer der Entwickler von RISC-V sagte der Webseite Design News, SiFive habe zwar grundlegende Anwendungen wie einen Compiler für RISC-V entwickelt, er hoffe aber, die Open-Source-Community werde das Angebot an Anwendungen für den Befehlssatz auf eine wesentlich breitere Basis stellen und die Technologie damit weiter befördern.